PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04-290081

(43) Date of publication of application: 14.10.1992

(51) Int.Cl.

H04N 5/335

H01L 27/146

(21) Application number: 03-080867

(71) Applicant: SONY CORP

(22) Date of filing:

18.03.1991

(72) Inventor: HAMAZAKI MASAHARU

(54) SOLID-STATE IMAGE PICKUP DEVICE

(57) Abstract:

PURPOSE: To accelerate switching speed in horizontal scan by attaching a function of a buffer and that of a horizontal gate switch on an FET of source follower, and making an output circuit into low impedance. CONSTITUTION: All the picture elements of the selected horizontal line of a floating diffusion amplifier FDA 5 are sent to the output circuit 20 via a vertical signal line 9. When switches 17, 18 are turned off and a signal voltage is applied to a capacitor C1 and a switching means 16 is turned on by the horizontal timing pulse ϕ Hn of a horizontal scan circuit 19 in a horizontal blanking period, the output voltage of the capacitor C1 is derived to a signal line 15 via a source follower FET 16. When a horizontal timing pulse ϕHn-1 goes to an H level, the FET 16 is operated, and the output voltage of an (n+1)th capacitor C1 is derived to the signal line 15, hereinafter, the same operation is repeated. Thereby, it is possible to accelerate the switching speed by reducing the load capacity and impedance of the output circuit.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-290081

(43)公開日 平成4年(1992)10月14日

(51) Int.Cl.⁵

識別記号

庁内整理番号

技術表示箇所

H 0 4 N 5/335 H 0 1 L 27/146 E 8838-5C

8223-4M

H01L 27/14

Α

審査請求 未請求 請求項の数2(全 4 頁)

(21)出願番号

特願平3-80867

144911 + +----

(71)出願人 000002185

ソニー株式会社

(22)出願日 平成3年(1991)3月18日

東京都品川区北品川6丁自7番35号

(72)発明者 浜崎 正治

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 船橋 国則

(54) 【発明の名称】 固体撮像装置

(57)【要約】

【目的】 出力回路を低インピーダンス化することにより、水平走査の際のスッチング速度の高速化を可能とする。

【構成】 増幅型固体撮像装置の出力回路において、ソースフォロワのFETにバッファ及び水平ゲートスイッチの機能を持たせ、又各垂直信号線に対して接続されたコンデンサの出力端とFETのゲート電極問に第1のスイッチ手段を、FETのゲート電極と基準電位点間に第2のスイッチ手段をそれぞれ配すことにより、出力回路の出力抵抗及び負荷容量を低減し、低インピーダンス化を図る。



本発明の-実施例の回路図

【特許請求の範囲】

【請求項1】 2次元配列された複数画素の各画素毎 に、光電変換された信号電荷を増幅して垂直信号線に出 力する増幅素子を有し、各垂直信号線に対して蓄電手段 が接続された構成の固体撮像装置において、ソース電極 が水平信号線に接続されたFETと、前記蓄電手段の出 カ端と前記FETのゲート電極間に接続された第1のス イッチ手段と、前記FETのゲート電極と基準電位点間 に接続された第2のスイッチ手段とからなる出力回路を 各垂直信号線毎に設けたことを特徴とする固体撮像装 10 ると、水平信号線15の負荷容量C l は、

【請求項2】 水平方向にて隣り合う出力回路間におい て、走査順序の次の出力回路の第1のスイッチ手段と前 の出力回路の第2のスイッチ手段の駆動を同一のタイミ ング信号で行うことを特徴とする請求項1記載の固体撮 像装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、固体撮像装置に関し、 関する。

[0002]

【従来の技術】固体撮像装置のうち、CCD(Charge Co upledDevice)型固体撮像装置では、各画素の光電変換 部に入射光に応じて蓄積された信号電荷を、CCDを用 いて電荷のまま出力部に転送する構成となっているが、 CCDによる電荷転送中に雑音成分が混入することによ り、S/Nが劣化し易いという不具合があった。かかる 不具合を解消すべくなされた固体撮像装置として、入射 変換部に蓄積された信号電荷を増幅して垂直信号線に出 力する増幅用MOSトランジスタと、この増幅用MOS トランジスタの入力をリセットするリセット手段とを有 するフォトセンサ部を、2次元配列された複数画素の各 画素毎に設けた構成の増幅型固体撮像装置が知られてい る (例えば、特開平1-154678号公報参照)。

[0003]

【発明が解決しようとする課題】この種の固体撮像装置 における出力回路では、図3に示すように、各垂直信号 線9と接地間にコンデンサCが接続されており、このコ 40 ンデンサCにサンプリングスイッチ31によって水平プ ランキング期間で図示せぬフォトセンサ部からの出力電 圧を蓄えておき、水平走査回路19による水平走査によ って水平ゲートスイッチ33をスイッチングすることに より、コンデンサCのホールド電圧をパッファ32を通 して順次水平信号線15へ導出する構成となっている。 ここで、パッファ32と水平信号線15の間の水平ゲー トスイッチ33をMOSトランジスタで構成すると、バ ッファ32の出力インピーダンス ra とスイッチMOS トランジスタ33の抵抗 rs が直列接続されたことにな 50 施例の要部を示す回路図である。この図では、説明の都

2 り、この直列抵抗 (r + r s) が出力回路の出力イン ピーダンスとなる。

【0004】一方、スイッチMOSトランジスタ33の 抵抗rs は信号レベルにより変動するので、スイッチM OSトランジスタ33のチャネル幅Wを大きめに設定す る必要がある。しかしながら、水平信号線15の配線を なすアルミニウム (A1) 線の容量をCxi、スイッチM OSトランジスタ33のゲート - ソース間容量及びソー ス - 基板間接合容量をCis、水平方向の画素数をNとす

 $C_B = C_{A1} + N \cdot C_{IS}$

なる式で表され、MOSトランジスタ33のチャネル幅 Wを大きくすると、容量Cisが大きくなるため、水平信 号線15の負荷容量Cu が増加することになる。このよ うに、出力インピーダンスが大きいと、回路時定数が大 きくなるため、水平走査の際のスイッチング速度の高速 化が図れないことなる。

【0005】そこで、本発明は、出力回路を低インピー ダンス化することにより、水平走査の際のスイッチング 特に各画素毎に増幅素子を有する増幅型固体撮像装置に 20 速度の高速化を可能とした固体撮像装置を提供すること を目的とする。

[0006]

【課題を解決するための手段】上記目的を達成するため に、本発明は、2次元配列された複数画素の各画素毎 に、光電変換された信号電荷を増幅して垂直信号線に出 力する増幅素子を有し、各垂直信号線に対して蓄電手段 が接続された構成の固体撮像装置において、ソース電極 が水平信号線に接続されたFETと、前記蓄電手段の出 力端と前記FETのゲート電極間に接続された第1のス 光に応じて信号電荷を蓄積する光電変換部と、この光電 30 イッチ手段と、前記FETのゲート電極と基準電位点間 に接続された第2のスイッチ手段とからなる出力回路を 各垂直信号線毎に設けた構成を採っている。

[0007]

【作用】本発明による固体撮像装置において、ソースフ オロワのFETがバッファ及び水平ゲートスイッチの機 能を持つことから、従来の水平ゲートスイッチの抵抗分 rs をなくすことができ、又これによりFETのチャネ ルWを小さくできることから、負荷容量も低減できる。 さらに、FETの電極側に第1,第2のスイッチ手段を 配したことにより、第1,第2のスイッチ手段が小電流 スイッチで良く、しかも水平信号線に直接接続されない ので、水平信号線の負荷にならない。したがって、出力 回路の出力抵抗及び負荷容量を低減でき、低インピーダ ンス化できるため、回路時定数が小さくなることによ り、水平走査の際のスイッチング速度の高速化が図れ る。

[0008]

【実施例】以下、本発明の実施例を図面に基づいて詳細 に説明する。図1は、本発明による固体撮像装置の一実

合上、水平及び垂直方向においてマトリクス状に2次元 配列された複数画素のうち、隣り合うn番目及びn+1 番目の2ラインの各1画素のみの回路構成を示している が、残りの画素も全て同じ回路構成となっているものと する。図において、各画素に光が入射すると、その入射 光に応じた信号電荷がストレージ(ST)1に蓄えられ る。このストレージ1及びその出力ゲート(OG)スイ ッチ2により1ビットのCCDが構成されている。ま た、このCCDと同一チップ上にリセット用MOS・F ET3とソースホロワの増幅用MOS-FET4が作ら 10 れ、増幅用MOS-FET4のゲートがFD(Floating Diffusion)に接続されてフローティング・ディフュージ ョン・アンプ (FDA) 5を構成している。

【0009】このフローティング・ディフュージョン・ アンプ5において、出力ゲートスイッチ2のゲート電極 が出力ゲート(OG)信号線6に接続され、またリセッ ト用MOS-FET3のゲート電極がリセットゲート (RG) 信号線7aに、リセット電極がリセットドレイ ン(RD)信号線7bにそれぞれ接続されている。そし ト電極に出力ゲートパルスφοςが、またリセット用MO S-FET3のゲート電極にリセットゲートパルス oxc が、ドレイン電極にリセットドレインパルスφιρがそれ ぞれ印加されることによって水平ラインの選択を行うよ うに構成されている。また、増幅用MOS-FET4の ドレイン電極には電源電圧Vooが印加され、そのソース 電極が出力端V。。」として垂直信号線9に接続されてい る。そして、1の水平ラインが選択されると、その選択 された水平ラインの全画素の信号電荷が増幅用MOS-FET4によって増幅されて垂直信号線9に出力され 30

【0010】垂直信号線9には、負荷用MOSトランジ スタ10及びP型MOS-FETからなる転送ゲートス イッチ11が接続されており、この垂直信号線9に出力 された各画素の増幅出力はノイズ除去用コンデンサC。 に蓄えられる。このコンデンサC。の出力端にはクラン プスイッチ12が接続されており、クランプスイッチ1 2がそのゲート電極にクランプパルスφειι が印加され ることによってオン状態となることにより、コンデンサ される。このノイズ除去用コンデンサC。及びクランプ スイッチ12により、増幅用MOS-FET1のソース 出力に含まれるリセット雑音等の雑音を低減するための CDS (相関二重サンプリング) 回路13が構成されて いる。

【0011】ノイズ除去用コンデンサC。の出力はバッ ファアンプ13を経た後、その出力端と接地(基準電位 点)間に接続されたサンプル/ホールド用コンデンサC 1 に供給される。一方、水平信号線15にソース電極が 接続されたFET16からなるソースフォロワ回路がバ 50 画素毎に増幅素子を有する増幅型固体撮像装置の出力回

ッファとして設けられており、このFET16のゲート 電極とサンプル/ホールド用コンデンサC1 の出力端間 に第1のスイッチ手段17が、さらにFET16のゲー ト電極と接地(基準電位点)間に第2のスイッチ手段1 8がそれぞれ接続されている。これら第1、第2のスイ ッチ手段17,18のスイッチング制御は、水平走査回 路19から出力される水平タイミングパルス Φ によっ て行われる。以上の構成による出力回路20は、各垂直 信号線9毎に設けられるものである。

【0012】次に、上述した出力回路20の回路動作に

つき、図2のタイミングチャートに基づき説明する。 先

ず、1水平走査期間内において、その水平プランキング 期間に水平方向の全ての第1, 第2のスイッチ手段1 7. 18をオフ状態とし、コンデンサC1 に信号電圧を 印加する。このとき、FET16のゲート電極は0 (V) にホールドされているので、全てのソースフォロ ワ回路はオフ状態となっている。有効期間において、n 番目の第1のスイッチ手段16が水平タイミングパルス φ₈。でオン状態になると、n番目のコンデンサC₁の出 て、垂直走査回路8から、出力ゲートスイッチ2のゲー 20 力電圧が第1のスイッチ手段16及びソースフォロワの FET16を介して水平信号線15に導出される。次 に、水平タイミングパルスφεω+1が"H"レベルに遷移 すると、第2のスイッチ手段17がオン状態になること により、n番目のFET16のゲート電極が0 (V)と なってそのFET16がオフ状態となると同時に、n+ 1番目の第1のスイッチ手段16がオン状態になること によってFET16が動作し、n+1番目のコンデンサ C: の出力電圧が水平信号線15に導出される。以降、 上述の動作が順に水平方向に繰り返される。なお、水平 タイミングパルス Φ μ μ + 1 が "H" レベルに遷移した後、 その前の水平タイミングパルスφε はそのまま "H" レ ベルを維持しても良く、又図2に一点鎖線で示すよう に、同じタイミングで"L"レベルに遷移しても良い。 【0013】このように、ソースフォロワのFET16 を用いて従来例(図3参照)におけるバッファ32及び 水平ゲートスイッチ33を構成したことにより、従来の 水平ゲートスイッチ33の抵抗分rs をなくすことがで き、又これによりFET16のチャネルWを小さくでき ることから、負荷容量も低減できることになる。さら Co の出力端の電位がクランプレベルVc1v にクランプ 40 に、FET16の電極側に第1,第2のスイッチ手段1 7, 18を配したことにより、第1, 第2のスイッチ手 段17、18が小電流スイッチで良く、しかも水平信号 線15に直接接続されないので、水平信号線15の負荷 にならない。したがって、出力回路20の出力抵抗及び 負荷容量を低減でき、低インピーダンス化できるため、 回路時定数が小さくなることにより、水平走査の際のス ッチング速度の高速化が図れることになる。

[0014]

【発明の効果】以上説明したように、本発明によれば、

(4)

特開平4-290081

6

路において、ソースフォロワのFETにバッファ及び水平ゲートスイッチの機能を持たせ、又各垂直信号線に対して接続されたコンデンサの出力端とFETのゲート電極間に第1のスイッチ手段を、FETのゲート電極と基準電位点間に第2のスイッチ手段をそれぞれ配す構成としたことにより、出力回路の出力抵抗及び負荷容量を低減でき、低インピーダンス化できるので、回路時定数が小さくなることにより、水平走査の際のスッチング速度の高速化が図れる効果がある。

【図面の簡単な説明】

. . . .


【図1】本発明による固体撮像装置の一実施例の要部を 示す回路図である。

【図2】 本発明に係る出力回路の回路動作を説明するタイミングチャートである。

【図3】従来の出力回路の要部を示す回路図である。 【符号の説明】


- 3 リセット用MOS-FET
- 4 増幅用MOS-FET
- 5 FDA (フローティング・ディフュージョン・アンプ)
- 10 負荷用MOSトランジスタ
- 12 クランプスイッチ
- 13 CDS (相関二重サンプルホールド) 回路
- 10 15 水平信号線
 - 16 ソースフォワロのFET
 - 17 第1のスイッチ手段
 - 18 第2のスイッチ手段

【図1】



本発明の-実施例の回路図

【図2】



本発明に係る出力回路のタイミングチャート

【図3】

従来例の要部の回路図